模擬版圖工程師湖北芯擎科技有限公司北京-朝陽區2-3萬/月04-14

學歷要求：本科|工作經驗：10年以上|公司性質：合資|公司規模：150-500人

該職位將緊密與中國和美國的IC設計工程師一起去完成新產品的、全定制的模擬和混合信號IC版圖設計. 崗位職責： 1.   主要負責模擬和混合信號IC版圖設計 2.   主要負責所有模擬電路版圖的整體布局、靜電保護設計和模塊到頂層的集成設計和流片 3.   主要負責與模擬IC設計工程師溝通并確定方向以確保產品的高質量   崗位要求： 1.   電子工程學或微電子學等專業，本科及同等學歷 2.   具備基本的電子工程知識 3.   知曉版圖設計對器件匹配，信號干擾，信號線及襯底的影響 4.   具備基本的晶體管、電阻器、電容器和二極管知識 5.   知曉信號走向，電源及地線結構和模塊頂層布局的重要性 6.   知曉該工作與模擬電路設計師溝通的重要性 7.    需熟悉DRC/LVS等驗證工具 9.    需熟練操作Layout 工具，如：Cadence Virtuoso等 10.  英語讀寫流利，能進行技術交流和溝通  

立即申請
收藏

版圖設計工程師格科微電子（上海）有限公司深圳分公司深圳0.8-1萬/月04-14

學歷要求：本科|工作經驗：無需經驗|公司性質：外資（非歐美）|公司規模：500-1000人

崗位職責： 根據設計規則和電路, 主要完成模擬版圖設計，包括標準單元設計、模塊設計、布局布線、電路提取等。 崗位要求： 了解混合信號芯片版圖設計流程，熟練掌握LVS/DRC； 熟悉Laker或Cadence布局布線工具，了解高頻、高低壓、低噪聲、高對稱性等條件下的版圖設計。

立即申請
收藏

模擬版圖工程師眸芯科技（上海）有限公司上海-浦東新區1-3萬/月04-14

學歷要求：本科|工作經驗：2年|公司性質：民營公司|公司規模：50-150人

崗位職責： （1）與模擬電路設計工程師緊密合作，完成各種高性能模擬IP Serdes/Audio/ADC/DAC/PMU）的版圖工作。 （2）與數字工程師緊密合作，完成混合信號版圖集成工作。 （3）熟悉匹配，寄生，ESD等版圖知識，并能運用于版圖設計過程中以保證模擬電路的性能。   任職要求： （1）本科及以上學歷，2-3年模擬版圖設計經驗。 （2）熟悉版圖設計EDA工具，如Cadence Virtuoso，Mentor Calibre等。 （3）熟悉CMOS工藝。 （4）良好的溝通能力和團結合作能力。 （5）良好的英語讀寫能力。

立即申請
收藏

模擬IC設計工程師武漢瑞納捷半導體有限公司武漢-東湖新技術產業開發區0.6-1萬/月04-14

學歷要求：本科|工作經驗：2年|公司性質：民營公司|公司規模：少于50人

模擬IC設計工程師工作職責：1、模擬電路設計如LDO，VCO，DAC，ADC 等。2、指導完成模擬電路版圖，版圖的后仿真。 3、協助制定測試方案，完成芯片測試debug，提供IC從測試到最終量產的相關支持。  職位要求：1. 具有扎實的模擬電路設計基礎，熟悉模擬電路的基本電路模塊。2. 具有良好的電路分析能力、快速學習能力和良好的溝通能力。3. 熟悉模擬電路設計流程，Cadence模擬設計環境，Spectre或Hspice電路仿真等。4. 微電子或相關電子專業，有兩年以上模擬IC設計工作經驗者優先。5. 有良好的團隊協作精神，積極溝通，踏實負責。

立即申請
收藏

版圖設計工程師煙臺睿創微納技術股份有限公司蘇州1.3-2萬/月04-14

學歷要求：本科|工作經驗：3-4年|公司性質：上市公司|公司規模：1000-5000人

1.熟悉混合信號版圖設計，能夠配合電路工程師高效完成版圖設計及優化工作。2.能夠熟練掌握virtuoso,calibre完成版圖設計和驗證工作。3.掌握模擬版圖的匹配規則，噪聲線屏蔽，熟悉ESD，latch-up等規則。4.有良好的溝通能力和強烈的團隊合作意識。5.有過多次tapeout經驗。任職要求:1.微電子相關專業本科及以上學歷，3年以上全定制版圖經驗。2.熟悉linux系統及virtuoso,calibre等版圖設計和驗證工具。3.熟悉一定的半導體工藝方面的知識。

立即申請
收藏

資深版圖設計工程師無錫恒玄微電子有限公司異地招聘3-4萬/月04-14

學歷要求：本科|工作經驗：8-9年|公司性質：民營公司|公司規模：少于50人

1.8年以上模擬和射頻集成電路版圖設計經驗2.微電子、集成電路等相關專業本科以上學歷3.有良好的耐心和團隊合作精神

立即申請
收藏

版圖設計工程師凹凸科技（平潭）有限公司福州-平潭縣0.6-1萬/月04-14

學歷要求：大專|工作經驗：2年|公司性質：外資（歐美）|公司規模：150-500人

崗位職責:負責從底層模塊的版圖設計到頂層的布局布線和驗證；負責項目的tape out工作。任職資格:電子、物理學、數學相關專業，大�？埔陨蠈W歷；熟悉模擬/數字版圖設計；熟悉ESD、Latch-up；熟練使用cadence和Calibre進行DRC、LVS、ERC、LPE檢查；有電源類版圖設計經驗者優先考慮；誠信正直，踏實努力，具有較強的抗壓能力；具有良好的溝通能力、學習能力、分析能力和團隊合作能力。

立即申請
收藏

版圖設計工程師深圳市富滿電子集團股份有限公司深圳-南山區1-2萬/月04-14

學歷要求：大專|工作經驗：3-4年|公司性質：合資|公司規模：500-1000人

崗位職責：1、根據芯片的布局，設計模塊的內部布局并完成模塊的版圖設計；2、按照設計工程師的要求進行版圖設計，包括信號走線，電阻及晶體管的匹配，大電流走線，ESD器件，Latch up 等方面的考慮；3、獨立完成芯片模塊設計，Top Layout連線及數據驗證檢查；4、完成數據的tapeout工作及JDV檢查。 任職要求：1、電子類相關專業，大專及以上學歷，3年以上獨立項目工作經驗；2、熟悉IC版圖知識，了解一定電路知識，有IC版圖項目經驗優先； 3、熟悉IC版圖的相關EDA工具，如cadence virtuoso,calibre 等工具，熟練閱讀工藝廠商的設計規劃； 4、工作積極主動、吃苦耐勞，具有良好的學習能力、溝通能力和團隊合作精神。

立即申請
收藏

版圖設計工程師深圳飛驤科技有限公司西安-雁塔區0.8-2萬/月04-14

學歷要求：本科|工作經驗：1年|公司性質：民營公司|公司規模：150-500人

1. 從事模擬版圖布局和驗證等相關工作；                             2. 負責模塊的維護和升級；                              3. 完成后端物理驗證，包括寄生參數提取。崗位要求：1. 微電子或半導體專業，本科及以上，有相關經驗均可；2. 能熟練運用版圖工具和物理驗證工具；3. 熟悉半導體工藝和制程；4. 熟悉Latch-up. ESD. 天線效應在版圖設計中的解決方案；5. 善于溝通，責任心強,能很好地進行團隊分工合作；6. 有時間觀念強，按時間節點完成項目各項工作。

立即申請
收藏

版圖工程師上海矽�？萍加邢薰�司上海-浦東新區1.5-2萬/月04-14

學歷要求：本科|工作經驗：3-4年|公司性質：合資|公司規模：150-500人

崗位職責：負責模擬電路模塊及芯片頂層的版圖設計；負責芯片頂層的Floorplan；參與MEMS傳感器及AMR傳感器的版圖設計；與Foundry溝通工藝細節；優化版圖設計流程；  職位要求負責過芯片頂層的設計，有ESD設計經驗者優先；3年以上版圖設計經驗者優先；熟悉常規的工藝流程和版圖設計流程；熟練使用Cadence Virtuoso或Laker，熟練使用Calibre等驗證工具；有自動布局布線經驗者優先；具備良好的中英文閱讀撰寫及溝通能力。

立即申請
收藏

版圖設計工程師（模擬）上海貝嶺股份有限公司上海1-1.5萬/月04-14

學歷要求：本科|工作經驗：2年|公司性質：國企|公司規模：150-500人

崗位職責:主要職責：1、根據產品前端設計線路或文件要求，按照工藝設計規則，設計產品的版圖；2、對產品版圖進行規則檢查（drc、ant），電路與版圖匹配檢查（lvs）；3、完成用于生產加工的產品最終設計等。任職資格：1、 微電子/電子工程等相關專業本科及以上學歷；2、 精通各種版圖設計及相關軟件，熟練virtuoso和calibre； 3、 擁有layout工作經驗2-3年；4、 擁有全芯片總圖經驗；5、 擁有電源類（DCDC,LDO等）項目layout經驗，做過BCD工業平臺，且有成功流片經驗者優先6、 擁有存儲類（eeprom）項目layout經驗，且有成功流片經驗者優先7、具有較強的學習能力和團隊協作精神，以及良好的溝通能力。

立即申請
收藏

模擬IC版圖設計工程師芯源系統有限公司成都04-14

學歷要求：本科|工作經驗：無需經驗|公司性質：合資|公司規模：

該職位將緊密與中國區和美國區的IC設計工程師一起去完成新產品的、全定制的模擬和混合信號IC版圖設計. 崗位職責：1.   主要負責模擬和混合信號IC版圖設計2.   主要負責所有模擬電路版圖的整體布局、靜電保護設計和模塊到頂層的集成設計和流片3.   主要負責與模擬IC設計工程師溝通并確定方向以確保產品的高質量崗位要求：1.   電子工程學或微電子學等專業，本科及同等學歷2.   具備基本的電子工程知識3.   知曉版圖設計對器件匹配，信號干擾，信號線及襯底的影響4.   具備基本的晶體管、電阻器、電容器和二極管知識5.   知曉信號走向，電源及地線結構和模塊頂層布局的重要性6.   知曉該工作與模擬電路設計師溝通的重要性7.    需熟悉DRC/LVS等驗證工具8.    需熟練操作Unix OS系統9.    需熟練操作Layout 工具，如：Cadence Virtuoso等10.  英語讀寫流利，能進行技術交流和溝通In this position, you will work closely with circuit designers both in China and US to perform original, customized analog / mixed signal IC layout.      Responsibility：·         Main responsibility is analog / mixed signal IC layout·         You will be responsible for all levels of analog mask layout from floor planning, ESD pad placement, block level layout up to top level integration and tape out·         You will communicate and get directions from the analog design engineers to ensure high quality Requirement ：·         BS degree in electronics or microelectronics engineering or equivalent·         Understand the basic fundamental of electrical engineering·         Understanding of layout impact on device matching, noise coupling from signal, supply and substrate ·         Understanding basic characteristics of transistor, resistor, capacitor and diode ·         Understanding the importance of signal flow, power/ground structure and block placement in layout floor planning·         Understanding the importance of communication with analog designers·         Must be familiar with DRC/LVS verification tools·         Must be familiar with Unix OS ·         Must be familiar with layout tools, such as Cadence Virtuoso, etc.·         English, written and verbal, sufficient for technical discussions

立即申請
收藏

集成電路版圖設計工程師成繹半導體技術（上海）有限公司上海6-8千/月04-14

學歷要求：本科|工作經驗：無需經驗|公司性質：民營公司|公司規模：少于50人

崗位職責：1、根據公司安排參與版圖設計培訓；2、根據實習期表現畢業后可簽約留用；3、完成公司交派的其他工作任務。崗位要求1、理工類相關專業大專以上學歷，電子科學與技術/微電子專業類優先考慮；2、對集成電路版圖設計工作具有強烈興趣；3、工作積極主動，責任心強，有團隊合作精神；4、無工作經驗要求，招3-4人。薪酬待遇：1、實習期2個月，實習期間4000元/月，實習期滿后按公司制度確定錄用工資并繳納五險一金；2、做五休二，包午餐； 3、公司提供3-6個月的版圖設計培訓。

立即申請
收藏

模擬版圖設計工程師上海芯跳科技有限公司上海-閔行區0.9-1.5萬/月04-14

學歷要求：本科|工作經驗：2年|公司性質：民營公司|公司規模：50-150人

工作職責：1、根據電路設計工程師的要求進行IC版圖設計和tape-out工作。2、完成相關設計文檔的撰寫。3、責任心強，擅長團隊合作，工作態度積極。4、根據芯片失效現象進行全面分析，并完成電路改進。 任職要求：1、微電子相關專業本科及以上學歷2、熟悉Virtuoso、Calibre等版圖工具的使用；3、熟悉CMOS工藝制程，熟悉DRC,LVS, ERC相關設計規則；4、責任心強，擅長團隊合作，工作態度積極；

立即申請
收藏

模擬版圖工程師榮湃半導體（上海）有限公司上海-浦東新區25-45萬/年04-14

學歷要求：本科|工作經驗：3-4年|公司性質：民營公司|公司規模：50-150人

崗位職責：1，  與電路設計工程師配合完成芯片的floorplan設計 2，  完成電路的版圖設計和物理驗證工作，包括DRC，ANT，LVS驗證，寄生參數提取3.     完成相關設計文檔編寫崗位要求：微電子相關專業本科及以上學歷，三年以上相關工作經驗。熟悉Cadence設計環境，了解集成電路設計流程熟練掌握Virtuoso版圖工具和Calibre等物理驗證驗證工具，熟悉版圖驗證的DRC，LVS，ERC等設計規則，了解CMOS制造工藝了解基本的電路工作原理，熟悉Latch up，ESD，天線效應在版圖設計中的解決方案了解BCD工藝，有驅動，ADC/DAC和高速模擬版圖設計經驗優先掌握Skill，perl或python等編程語言者優先

立即申請
收藏

版圖設計工程師深圳市紐瑞芯科技有限公司深圳-龍崗區12-24萬/年04-14

學歷要求：本科|工作經驗：2年|公司性質：民營公司|公司規模：50-150人

職位信息協助設計工程師完成芯片版圖布局根據芯片的布局，設計模塊的內部布局并完成模塊的版圖設計獨立完成芯片模塊設計，Top Layout連線按照設計工程師的要求設計IC版圖，包括信號走線，電阻及晶體管的匹配，大電流走線，ESD器件，Latch up rule等方面的考慮完成DRC/LVS驗證及XRC抽取做好DRC、LVS、LVL、GDS、NETLIST、SCHEMATIC及LAYOUT 數據檢查及備份，確保送出去的數據準備無誤 任職要求 本科及以上學歷，微電子/電子工程/版圖設計 相關專業優先layout工作經驗1年以上，有過射頻版圖工作設計經驗優先熟悉Linux/Unix操作系統，掌握virtuoso、calibre等版圖工具的使用熟練使用Calibre進行drc/lvs/xrc驗證理解 匹配/ESD/latch up/天線效應 原理對CMOS工藝制程有一定了解良好的溝通及團隊合作能力，具有較強的抗壓能力

立即申請
收藏

版圖設計工程師深圳市光微科技有限公司深圳-南山區1-2萬/月04-14

學歷要求：本科|工作經驗：3-4年|公司性質：民營公司|公司規模：50-150人

職責描述： 1. 負責模擬、數�；旌想娐返恼�反向版圖設計和驗證；2. 工藝分析；3. 工藝接口；4. 一年后可獨立負責總圖。任職要求：1. 微電子、電子工程、通信等相關專業本科或本科以上學歷； 2.三年以上、0.18um以下工藝的模擬或者數�；旌习鎴D設計工作經歷；3. 熟練使用Virtuoso、Laker、Calibre等EDA工具，對SVRF command file有一定了解； 4. 熟悉CMOS器件的版圖結構及工作原理，有CIS或者BCD等工藝經驗者優先； 5. 工作態度積極主動，有良好的團隊合作精神，細心，耐心； 6. 良好的英語讀寫能力。

立即申請
收藏

模擬IC版圖設計工程師西安鼎芯微電子有限公司西安-高新技術產業開發區0.5-2萬/月04-14

學歷要求：本科|工作經驗：1年|公司性質：民營公司|公司規模：少于50人

了解CMOS、bipolar的制造流程，有一定的版圖設計基礎，善于鉆研，勤奮好學。1、根據電路設計工程師的要求進行版圖布局，布線2、依據電路要求進行DRC和LVS3、配合電路工程師進行debug

立即申請
收藏

電子設計工程師富士康科技集團iDSBG事業群異地招聘0.7-1.4萬/月04-13

學歷要求：大專|工作經驗：1年|公司性質：外資（非歐美）|公司規模：10000人以上

崗位職責： 1. 設計方案評估,包含系統平臺方案和功能模塊方案;2.電子線路設計/繪制,線路驗證debug,線路設計優化;3.產品功能性能驗證和優化完善;4.試產問題解決和改善方案崗位要求： 1.1年以上電子產品相關工作經驗2.熟悉通信工作原理及通訊設備基本操作                                                      3.熟悉通信工作原理及電路原理4.熟練操作電路繪制軟件Cadence 5. 大專及本科學歷及上，英文四級或以上，聽說能力較強優先

立即申請
收藏